IC-71 改造ブロック図

IC-71 の改造を行う為にも完成予想を想定し、その元となる全体像の把握をしなければなりません。　　その為に全体をまとめたブロック図は重要です。

IC-71の発振周波数関係には厄介なところがあり、考慮しなくてはならない周波数関係が沢山ありました。
多少のデメリットには目をつぶって、あえて長波帯から受信可能とするような回路構成にしました。
簡単なバラック組テストでは、十分受信出来ましたのでそれを元に製作することにしました。


一番厄介な部分が、第一IFの周波数です。
1st PLL OSCからくる40MHzの局発漏れが0~1MHzまでの受信帯域に常に出力されてしまうからです。
しかし、思ったほどの影響でもなく、面倒なのでこのままの回路構成にしました。
この厄介な1st IFですが、悪いことばかりでも無く、40MHzと高い1st IFの為にUHF帯以上の回路構成を可能に出来る要素があります。
未だに悩んでいる部分が、2nd LoのVFOとプリミックスさせる部分です。
元々アナログVFOが基準なので、プリミックス用の局発にわざわざXtalなどを使わなくてもLC発振で十分なのではないか?　という悩みです。
手持ちにその近辺のXtalが無いこともありますが、下手するとLC発振回路で組めば逆変動が見込めてその結果、元々のVFOよりも安定なVFO発振が期待できるのではないだろうか?
などと、日々悩んでいます。
簡単な実験でもLC発振の周波数変動とは思えないほどの安定さが得られており、これをどう捉えるかが今の課題です。
受信回路にはだいぶ神経を使っているのですが、送信系は簡易的とも思える簡略化された回路構成に留めております。